購物車(0)
高性能小數分頻鎖相環的研究與實現
謝雷; 陳海燕; 陳建軍 國防科技大學計算機學院; 長沙410073
關鍵詞：鎖相環 小數分頻 小數雜散 dac噪聲補償
摘要：隨著集成電路技術的迅猛發展,芯片內時鐘信號精度要求越來越高,如何提高時鐘信號的品質是集成電路行業的研究重點。小數分頻鎖相環是時鐘信號實現高分辨率、快速變頻的常用結構,但是受到自身結構的制約,小數分頻鎖相環會引入大量雜散噪聲,雜散噪聲對輸出信號影響極大,在設計中消除和抑制雜散噪聲成為挑戰。論文通過分析小數分頻鎖相環的基本結構,研究了雜散與噪聲種類和來源,解釋了雜散與噪聲的產生機理,提出了一種基于DAC的噪聲補償技術,設計并實現了一款高性能、低相噪的小數分頻鎖相環。鎖相環分頻精度為24位,功耗為3.4mW,面積為0.06mm^2。
計算機與數字工程雜志要求:
{1}注釋主要包括釋義性注釋和引文注釋。釋義性注釋是對文章正文中某一特定內容的進一步解釋或補充說明；引文注釋包括各種引用文獻的原文摘錄，要詳細注明節略原文。
{2}請勿一稿多投，本刊實行雙向匿名審稿制，稿件三個月后未被采用，作者可自行處理。
{3}請勿一稿兩投；請遵循學術規范，如出現剽竊，文責自負。
{4}引言切忌與摘要雷同，也不是摘要的注釋；應與結語呼應，引言中提出的問題，結語中應有回答，但不能雷同。
{5}關鍵詞：一般每篇論文標引2～5個關鍵詞。請盡量使用美國國立醫學圖書館編輯的最新版IndexMedicus中醫學主題詞表(MesH)內所列的詞。必要時，可采用習用的自由詞并排列于最后。
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社
